EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

2001332651

PUBLICATION DATE

30-11-01

APPLICATION DATE

24-05-00

APPLICATION NUMBER

2000153541

APPLICANT: KYOCERA CORP;

INVENTOR: YONEMORI SHINJI;


INT.CL.

: H01L 23/12 H01L 21/52 H01L 23/13

TITLE

: SUBSTRATE FOR MOUNTING

ELECTRONIC COMPONENT



ABSTRACT: PROBLEM TO BE SOLVED: To make it possible to firmly bond an electronic component to a metallized layer adhered to a substrate for mounting the electronic component.

> SOLUTION: A substrate for mounting an electronic component is constituted in a structure that a recessed part is formed almost in the center of the upper surface of he substrate 1 and a metallized layer is formed higher than the center at its peripheral edge on the bottom of the recessed part and is formed under the condition that a difference between the attitudes of the peripheral edge and the center is 3 xm or lower and at the same time, the arithmatic mean roughness of the surface of the metallized layer is 1 ×m or lower, is adhered to the substrate 1.

COPYRIGHT: (C)2001,JPO

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開200i-332651 (P2001 - 332651A)

(43)公開日 平成13年11月30日(2001.11.30)

(51) Int.Cl.7	酸別記号	F I	ァーマコート*(参考)
H01L 23/12		H 0 1 L 21/52	A 5F047
21/52		23/12	F
23/13			С

上端分 競争所の数1 〇丁


	台江明水	木開水・開水県の数1. 〇L(主 5 貝)
特顧2000-153541(P2000-153541)	(71)出願人	00006633
平成12年5月24日(2000.5.24)		京都府京都市伏見区竹田鳥羽殿町6番地
	, ,,_,,,	作 太 鹿児島県川内市高城町1810番地 京セラ株 式会社鹿児島川内工場内
	(72)発明者	米盤 信— 鹿児島県川内市高城町1810番地 京セラ株 式会社鹿児島川内工場内
	F ターム(参	考) 5F047 AA14 AB03 BA01 BA41
		特顧2000-153541(P2000-153541) (71)出顧人 平成12年 5 月24日(2000. 5. 24) (72)発明者

(54) 【発明の名称】 電子部品搭載用基板

(57)【要約】

【課題】電子部品を電子部品搭載用基板のメタライズ層 に強固に接合できるようにすること。

【解決手段】基体1の上面略中央部に凹部が形成され、 その凹部の底面に周縁部が中央部よりも高く形成されか つ周縁部と中央部との高低差が3μm以下であるととも に表面の算術平均粗さが1 μ m以下とされたメタライズ 層が被着されている。



【特許請求の範囲】

【請求項1】絶縁基体の上面に、電子部品を搭載し接合するための、周縁部が中央部よりも高く形成されかつ周縁部と中央部との高低差が3μm以下であるとともに表面の算術平均粗さが1μm以下とされた、メタライズ層が被着されていることを特徴とする電子部品搭載用基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体素子等の電子部品を搭載するための電子部品搭載用基板に関し、特に電子部品を電子部品搭載用基板上に接合するためのメタライズ層に関するものである。

[0002]

【従来の技術】従来、IC、LSI等の半導体素子や表 面弾性波素子等の電子部品を搭載するための電子部品搭 載用基板として、セラミック材料から成る基体に電子部 品を搭載するためのメタライズ層を被着させて成る電子 部品搭載用基板が知られている。このような電子部品搭 載用基板が用いられる例として、例えばリードレスの半 導体素子収納用パッケージ (チップキャリア) の基本構 成を図3に示す。同図において、11はセラミックスか ら成る絶縁基体(以下、基体という)、12は基体11 の上面略中央部の凹部の底面に半導体素子15をロウ材 を介して載置固定するためのメタライズ層、13は電子 部品15を外部電気回路(図示せず)に接続するための メタライズ層、14は蓋体、15は半導体素子、16は 半導体素子15の電極とメタライズ層13とを接続する ためのボンディングワイヤを示す。これら基体11、メ タライズ層12、メタライズ層13で電子部品搭載用基 板が構成され、この電子部品搭載用基板と蓋体14とで 半導体素子収納用パッケージ(以下、半導体パッケージ という)を構成される。そして、パッケージの内部に半 導体素子15を収容する。

【0003】基体11は、Tルミナ ($A1_2O_3$) セラミックスや窒化アルミニウム (A1N) セラミックス等の各種セラミックスから成り、電気的に絶縁する機能を有し、また半導体素子15の特性に応じてその種類が適宜選定される。

【0004】メタライズ層12は、基体11の上面略中央部の凹部の底面に被着形成され、半導体素子15の底面にクラッドしている金(Au)ーシリコン(Si)や金ーゲルマニウム(Ge)等のロウ材を介して半導体素子15を強固に接合するための所謂下地金属層として機能し、タングステン(W)やモリブデン(Mo)ーマンガン(Mn)等から成る金属ペーストを焼結して成る。【0005】メタライズ層13は、半導体素子15を外部電気回路(図示せず)に接続するための導電路として機能し、メタライズ層12と同様、タングステン(W)やモリブデン(Mo)ーマンガン(Mn)等から成る金

属ペーストを焼結して成る。

【0006】なお、このような基体11,メタライズ層12,メタライズ層13から成る電子部品搭載用基板は、表面に金属ペーストをスクリーン印刷により印刷塗布した未焼成セラミックシート(グリーンシート)を複数枚積層するとともに高温で焼成することによって形成される。また、メタライズ層12,メタライズ層13の表面には酸化腐食を有効に防止するためのニッケル(Ni)メッキや金メッキ等のメッキが施されている。

【0007】これらメタライズ層12、メタライズ層13が被着形成された基体11の上面に、鉄(Fe)-ニッケル(Ni)-コバルト(Co)合金等の金属材料またはアルミナセラミックス等のセラミックスから成る蓋体14を、金一錫(Sn)ロウ材等の低融点ロウ材で接合することによって、半導体パッケージ内部に半導体素子15を気密に収納しその作動性を良好なものとする。【0008】このように、基体11、メタライズ層12、メタライズ層13から成る電子部品搭載用基板と蓋体14とで構成される半導体パッケージの内部に半導体素子15を収容するとともに、ボンディングワイヤ16で半導体素子15と半導体パッケージを電気的に接続し、蓋体14を接合することによって最終製品としての半導体装置が完成する。

[0009]

【発明が解決しようとする課題】しかしながら、この従来の電子部品搭載用基板によれば、半導体素子15をその底面にクラッドしてあるロウ材を介してメタライズ層12表面に接合した際、メタライズ層12表面の凹凸に起因して、半導体素子15の位置決めを正確に行うことが困難となったり、半導体素子15とメタライズ層12との間が接合されない部位、即ちボイド等が発生し、半導体素子15とメタライズ層12との接合強度が損なわれるという問題点を有していた。

【0010】このメタライズ層12表面の凹凸は、主としてスクリーン印刷における印刷版の網目の痕に起因している。

【0011】基体11表面の凹凸を小さくするためには、その表面を研磨等により平坦にする方法があるが、コストや作業性の観点から、実質上実施するのは困難である。一方、金属ペーストの粘度を小さなものとしておけば、メタライズ層12表面の凹凸を小さくできるが、この場合、メタライズ層12にピンホールやにじみが発生してしまう。

【0012】従って、本発明は上記問題点に鑑み完成されたもので、その目的は、電子部品の位置決めを正確に行うことが容易であるとともに、電子部品とメタライズ層との接合を強固なものとすることによって、電子部品を長期間にわたり正常かつ安定に作動させ得る電子部品搭載用基板を提供することにある。

[0013]

【課題を解決するための手段】本発明の電子部品搭載用基板は、絶縁基体の上面に、電子部品を搭載し接合するための、周縁部が中央部よりも高く形成されかつ周縁部と中央部との高低差が3μm以下であるとともに表面の算術平均粗さが1μm以下とされた、メタライズ層が被着されていることを特徴とする。

【0014】本発明は、このような構成により、周縁部が中央部よりも高く形成されたメタライズ層に電子部品が搭載されるため、電子部品がぐらつかず正確に位置決めすることが容易であるとともに、電子部品が、その底面にクラッドしてあるロウ材を介して、周縁部と中央部との高低差を3μm以下で算術平均粗さが1μm以下と平滑性に優れたメタライズ層の表面に接合されるため、電子部品とメタライズ層とが接合されない部位であるボイド等の発生が抑止され、電子部品とメタライズ層との接合を非常に強固なものとできる。

[0015]

【発明の実施の形態】本発明の電子部品搭載用基板について、半導体素子を搭載するためのリードレスの半導体パッケージ(チップキャリア)を例に採って以下に詳細に説明する。図1は本発明の電子部品搭載用基板を用いたチップキャリアの実施の形態の一例を示す断面図、図2は本発明の要部であるメタライズ層の拡大断面図である。

【0016】同図において、1はアルミナセラミックスや窒化アルミニウムセラミックス等の電気絶縁材料から成る基体、2、3はメタライズ層、4は蓋体である。この基体1、メタライズ層2、3で電子部品搭載用基板が構成され、この電子部品搭載用基板と蓋体4とで電子部品としての半導体素子5を収容するための容器を構成する。

【0017】基体1はその上面略中央部に半導体素子5を収容するための空所を形成する段状の凹部を有しており、この凹部底面にはメタライズ層2が被着形成されている。

【0018】また、メタライズ層2はタングステン (W)やモリブデン(Mo)ーマンガン(Mn)等から成る金属ペーストを焼結して成り、その上面に半導体素子5を金ーシリコンや金ーゲルマニウム等のロウ材を介して接合するための下地金属層として機能する。

【0019】また、このメタライズ層2が被着形成されている基体1は、その上面から側面を介し底面にかけて 導出しているメタライズ層3が形成されており、基体1 上面のメタライズ層3には半導体素子5の電極がボンディングワイヤ6を介して電気的に接続され、また基体1 底面のメタライズ層3は外部電気回路の配線導体に半田等のロウ材を介しロウ付けされる。

【0020】これら基体1,メタライズ層2,メタライズ層3は、表面に金属ペーストを印刷塗布した未焼成セラミックシート(グリーンシート)を複数枚積層すると

ともに還元性雰囲気(H₂-N₂ガス)中、約1400~1600℃の高温で焼成することによって形成される。 【0021】なお、この未焼成セラミックシートは、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成すとともに、このペーストをドクターブレード法やカレンダーロール法によってシート状と成すことによって形成される。

【0022】また、金属ペーストは、タングステン、モリブデンーマンガン等の高融点金属粉末に適当な溶剤、溶媒を添加混合することによって作製され、未焼成セラミックシートの表面にはスクリーン印刷等の膜厚法を採用することによって印刷塗布される。

【0023】また、メタライズ層2は、その上面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5~9μmのNi層や0.5~5μmのAu層等の金属層をメッキ法により被着させておくと良い。【0024】また、メタライズ層2の厚さは15μm以下がよく、この場合厚さが薄いことから、未焼成セラミックシートに金属ペーストを印刷塗布し、しかる後、同時焼成してメタライズ層2を有する基体1を得る場合、セラミックスから成る基体1とモリブデンーマンガン、タングステン等から成るメタライズ層2との熱膨張差による歪みは極めて小さくなる。その結果、メタライズ層2との刺りれが発生したり、基体1とメタライズ層2との間で剥がれが発生することはない。

【0025】なお、基体1の凹部底面に被着形成するメタライズ層2の厚さを15μm以下とするには、未焼成セラミックシートに金属ペーストをスクリーン印刷法により印刷塗布する際、印刷版のレジスト厚みを薄くすることによって、実行できる。

【0026】一方、メタライズ層2の厚さは5μm以上がよく、5μm未満では金属ペーストの印刷時にかすれてメタライズ層2を所定のパターンに形成することが困難となる点で不適である。

【0027】また、メタライズ層2は、その周縁部が中央部よりも高く形成された形状(凹形状)である。このように、メタライズ層2の周縁部が中央部よりも高く形成された凹形状であることから、この上に半導体素子5を搭載すると、半導体素子5がぐらつくことがないので極めて正確に位置決めされる。このようなメタライズ層2の形状は、金属ペーストの粘度およびチキソトロピー、印刷厚みを適度に調整することによって、印刷された金属ペーストの外周縁に表面張力の影響による盛り上りを形成することにより、周縁部が中央部よのも高く形成され凹形状とすることができる。

【0028】このメタライズ層2の周縁部の最高部(頂部)は、半導体素子5下面の周縁部にほぼ相当するように形成されるか、または、半導体素子5下面の周縁部を囲むように形成されることが好ましい。この場合、半導体素子5の下面がメタライズ層2に良好に接合されるこ

ととなる。

【0029】より好ましくは、メタライズ層2の周縁部の最高部が半導体素子5下面の周縁部を囲むとともに、その最高部と半導体素子5下面の縁部(輪郭)との距離が、0.01~0.1mmであることがよい。0.01 mm未満では、半導体素子5をメタライズ層2上に接合させる前に半導体素子5下面をメタライズ層2上に接合させる前に半導体素子5下面をメタライズ層2に対しスクラブ(擦りつける)することにより、ロウ材を溶け易くしかつメタライズ層2の気泡を追い出すスクラブエ程を行う際に、そのスクラブが困難になり、ロウ材を溶け易くしかつメタライズ層2の気泡を追い出すという効果が得られなくなる。0.1mmを超えると、メタライズ層2の面積が大きくなり、半導体パッケージが大型化して実用性が低下する。

【0030】さらに、メタライズ層2は、その周縁部と中央部との高低差が3μm以下であるとともに表面の算術平均粗さが1μm以下とされている。このように、メタライズ層2の周縁部と中央部との高低差が3μm以下であるとともに表面の算術平均粗さが1μm以下の平滑な面であることから、メタライズ層2に半導体素子5を介して接合する際にメタライズ層2と半導体素子5との間にメタライズ層2の凹凸に起因するボイドの形成が抑止され、半導体素子5とメタライズ層2との接合を強固なものとできる。このメタライズ層2の外周縁と中央部との高低差が3μmを超える場合や表面の算術平均粗さが1μmを越える場合、半導体素子5とメタライズ層2との間で接合されない部位、即ちボイド等が発生し、半導体素子5とメタライズ層2との接合強度が損なわれる

【0031】メタライズ層2の周縁部と中央部との高低 差を3μm以下とするとともに表面の算術平均粗さを1 μm以下の平滑なものとするには、金属ペーストを印刷 塗布してこれを乾燥させた後、金属ペーストの平滑性を 促進するために、金属ペースト上に樹脂製フィルムを載 せ、これを油圧プレス装置等の加圧装置により上方より プレスし、適度に圧力を加えることによって成される。 【0032】なお、メタライズ層2の周縁部と中央部と の高低差が1μm未満であると、半導体素子5とメタラ イズ層2との間に大きなロウ材の溜まりが形成されず、 半導体素子5とメタライズ層2との接合強度が小さいも のとなりやすいので、メタライズ層2の周縁部と中央部 との高低差は1µm以上であることが好ましい。また、 メタライズ層 2表面の算術平均粗さが 0.2 μ m 未満で あると、メタライズ層2の表面粗さに起因する係止力が 弱くなりメタライズ層2と半導体素子5との接合強度が 小さいものとなりやすいので、メタライズ層2の表面の 算術平均粗さは0.2μm以上であることが好ましい。 【0033】また、蓋体4は、Fe-Ni-Co合金等 から成る金属板または基体1と同じ種類のセラミック板

から成り、例えば金属板から成る場合、蓋体4は、これ

が接合される基体1の部位に被着形成されたメタル層に シーム溶接等によって接合され、半導体素子5を半導体 パッケージ内部に気密に収容することとなり、最終製品 としての半導体装置となる。

【0034】このように、上述の電子部品搭載用基板は、凹部を有する基体1の凹部底面にメタライズ層2が、また、基体1の上面から側面を介し底面にかけてメタライズ層3が被着形成されたものであり、凹部底面のメタライズ層2の上面に半導体素子5を接合するとともに、上面部と半導体素子5の電極とをボンディングワイヤ6で電気的に接合した後、蓋体4をシーム溶接等によって基体1上面に接合し半導体素子5を気密に収容することにより半導体装置となる。しかる後、基体1底面部のメタライズ層3は外部電気回路の配線導体に半田等の口ウ材を介し口ウ付けされ、半導体素子5と外部電気回路との信号の入出力が可能となる。

【0035】かくして、本発明は、基体1表面に、周縁部が中央部よりも高く形成されかつ周縁部と中央部との高低差が3μm以下であるとともに表面の算術平均粗さが1μm以下とされたメタライズ層2を被着形成したことにより、半導体素子5をメタライズ層2に接合する際の位置決めが非常に容易となるとともに半導体素子5の底面にクラッドしてあるロウ材を介してメタライズ層2に接合する際、それらの間にボイド等を発生させることなく、強固に接合できる。

【0036】なお、本発明は、上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。

【0037】例えば、メタライズ層2,メタライズ層3は、電気抵抗の非常に低い銅(Cu)から成っていても良く、この場合、外部電気回路と半導体素子5との高周波信号の入出力を非常に速くできる。また、基体1は、半導体素子5の特性に応じて、ムライト($3A1_2O_3$ ・ $2SiO_2$)セラミックスやガラスセラミックス等の比較的、比誘電率の低いものを採用することにより、高周波信号の入出力を非常に速くできる。

【0038】また、上述の実施形態例では、本発明が半 導体素子を搭載するためのチップキャリアに用いられる 場合を例にとって説明したが、本発明は、表面弾性波素 子等の他の種類の電子部品を搭載するための電子部品搭 載用基板にも適用可能である。

[0039]

【発明の効果】本発明は、絶縁基体の上面に、電子部品を搭載し接合するための、周縁部が中央部よりも高く形成されかつ周縁部と中央部との高低差が3μm以下であるとともに表面の算術平均粗さが1μm以下とされた、メタライズ層が被着されていることにより、電子部品をメタライズ層に接合する際の位置決めが非常に容易となるとともに電子部品の底面にクラッドしてあるロウ材を介してメタライズ層に接合する際、それらの間にボイド

等を発生させることなく、強固に接合できる。

【図面の簡単な説明】

【図1】本発明の電子部品搭載用基板をチップキャリア に適用した一実施形態を示す断面図である。

【図2】図1の電子部品搭載用基板のメタライズ層の拡

大断面図である。


【図3】従来の電子部品搭載用基板の断面図である。

【符号の説明】


2:メタライズ層

5:半導体素子

【図1】



【図2】



【図3】

